PCB设计规范并不是一套放之四海而皆准的固定条文，而是一个分层次、按信号等级和产品场景动态调整的约束体系。结合笔者这些年的从业经验，来进行一些总结。

一、布局规范：功能分区与关键器件优先

布局决定了后续布线的可行性与整机性能的上限。核心原则是按功能分区：模拟、数字、射频、功率、接口区在物理空间上隔离，信号流向尽量单向，避免交叉与折回。关键器件（晶振、开关电源、高速SerDes芯片）应优先放置，并确保其周边有足够的空间进行去耦和回流路径优化。

二、布线规范：阻抗、等长与回流路径

布线规范的核心目标是信号完整性（SI）。高速信号必须进行阻抗控制，单端通常50Ω、差分100Ω，并通过仿真确定线宽、间距与参考平面关系。差分对必须等长、等距、对称，换层时须就近放置回流地过孔。严禁跨分割平面布线，因为这会破坏返回电流的连续性，是高速设计中最常见的隐性失效源之一。

三、电源完整性（PI）：低阻抗PDN与分级去耦

PI的核心是把电源分配网络（PDN）的阻抗在目标频段内压到足够低，使芯片在高速开关时产生的瞬态电流能够被及时响应。这要求电源/地平面对紧耦合，去耦电容按容值分级、就近放置——小容值（0.1μF、0.01μF）贴近芯片引脚滤高频，大容值（10μF以上）稍远滤低频

四、EMC规范：从3W/20H到屏蔽过孔阵列

EMC设计的目标是控制辐射发射并提升抗扰度，底层物理逻辑是最小化信号回路面积。3W原则（线间距≥3倍线宽）用于抑制串扰，20H原则（电源平面边缘比地平面内缩20倍介质厚度）用于抑制边缘辐射，时钟和高频电路应优先布在内层，利用上下地平面形成带状线屏蔽。

五、DFM/DFT规范：可制造性与可测试性的底线约束

设计最终要落到产线上。DFM要求设计参数与工厂能力匹配：最小线宽/线距、过孔孔径、焊盘尺寸、阻焊开窗均需符合制造商工艺窗口；DFT要求预留足够的测试点，便于ICT或飞针测试。Cisco在硬件工程师的DFM/DFT要求中，明确将DRC（设计规则检查） 与DFM分析（如Valor等工具）作为设计签核的标准环节。