9月9日，在IICIE展会“2026 RISC-V产业生态创新”大会上，主办方披露最新的产业数据来看，国内RISC-V全年产业产值已达约1700亿元，同比增长超过35%，RISC-V市场已从全面迈入结构性商业化阶段。

端侧设备对功耗和体积约束严苛，如何在低功耗下实现高算力并且运行大模型是核心挑战。隼瞻科技创始人曾轶带来了《RISC-V驱动端侧AI落地：重塑领域专用芯片高效开发范式》的演讲。他重点介绍了隼瞻科技最新推出的ArchitStudio DSA 处理器敏捷开发平台及AI辅助设计功能，预告将在今年10月在深圳RISC-V峰会，公司将会发布可重构专利平台。

“这个平台会变成AI算力架构的基座，包括很多可配置部分，硬件部分构成了平台的基础，包含大量可配置模块。针对AI数据的预处理和后处理场景，我们提供可配置的类DSP处理器，以矢量计算替代传统的张量计算；另外，在核心张量计算领域，平台不仅支持常规张量控制器，还提供可选的存算一体架构，由此构建兼顾灵活性与高性能的计算体系，旨在构建可定制的类似RISC-V的CPU及矢量处理单元 。”曾轶表示。

在后摩尔时代，通用架构正面临算力冗余与功耗偏高的痛点，而RISC-V结合DSA（领域专用架构）正是破局的关键，以隼瞻科技推出的ArchitStudio DSA 处理器敏捷开发平台为例，它为芯片设计者提供了四大利好：

一、颠覆传统开发模式，有效降本增效：传统处理器开发周期长达数月甚至数年，ArchitStudio允许开发者仅通过高抽象层次的类C语言描述架构，即可“一键式”自动生成可综合的RTL代码，验证环境及配套的GCC/LLVM编译器和SDK工具链，将专用处理器的设计时长和人力投入缩短了70%以上。

二、智能化架构探索，精准优化PPA：平台集成了高度智能的架构探索引擎，设计者可以利用多种Profiling工具精准定位算法热点与性能瓶颈，并且结合深度强化学习算法，在高维设计空间中自动探索性能、面积、功耗（PPA）的最优解，助力能效比优化15%-30%。

三、软硬协同设计，降低适配门槛：平台在生成硬件IP的同时，会自动生成配套的软件工具链。这种“指令集+IP+开发工具”的全栈支持，让算法工程师能够以最低成本适配硬件，有效解决了专用架构面临的软件生态和移植难题。

四、降低设计门槛，聚焦核心创新：平台将需求“左移”，让设计人员从底层硬件细节中脱离出来，不同领域的算法工程师也能像搭积木一样深度参与处理器设计，将精力聚焦于架构探索和指令集创新。通过该芯片平台，芯片设计者可以针对AI、无线通信、汽车电子等特定场景进行深度定制，在同等功耗下大幅度提升算力密度，实现性能与成本的优化配置。

“ArchitStudio是作为整个系统的核心，它定义了整体与CPU、DSP和NPU高效协同的架构，在硬件侧，平台通过RiSC-V指令集的重构实现算力与负载的动态分配，并且基于计算瓶颈，提供最有的指令集与架构配置方案；在软件侧，隼瞻自研的 AI编译器能够深度剖析客户的AI模型，精准测算各个算子的计算量与负载，从而输出最后的NPU架构建议。明确哪些算子需要原生支持，哪些无需支撑，智能分配到矢量核和张量核。”曾轶分析平台主要特征。

据悉，ArchitStudio DSA 处理器敏捷开发平台，是隼瞻科技面向产业痛点打造的全栈式处理器设计EDA平台，践行 “算法芯片化，场景架构化” 产品理念，重新定义 DSA处理器开发范式。

平台集成了高度智能化的架构探索引擎、专属 RISCAL 描述语言和 “一键式” 生成引擎，能将复杂冗长的设计流程转化为自动化、智能化的敏捷开发体验。从架构分析到RTL代码生成、编译器适配、验证环境搭建，全程自动化完成，大幅降低设计门槛，让处理器设计周期缩短60%以上。开发者可聚焦算法与架构创新，底层硬件、编译器、SDK、验证环境由平台自动生成，大幅降低定制处理器的研发门槛与人力投入。

我们必须正视工程化落地和“领域边界”的平衡难题，DSA落地的最大挑战在于找到“领域共性”和“场景个性化”的平衡点。尽管市场对于DSA提升效率的认知在加深，但DSA处理器落地面临生态建设挑战。如何说服客户从成熟的通用架构迁移，并且快速建立围绕新平台的开发者生态，是其面临的长期商业挑战。