概述

GD32F505系列MCU主频高达280MHz，依托高效的Arm®v8-M架构，内置高级DSP硬件加速器和单精度浮点单元(FPU)。集成了3个采样率高达3Msps的ADC（最多支持25通道），并配备1个快速比较器与1个DAC，可实现快速保护等功能。同时支持多达3个SPI、2个I2S、2个I2C、3个USART、2个UART、2个CAN-FD和一个USBFS接口，轻松连接各类外部设备。

GD32F505系列MCU提供LQFP100/64/48、QFN64/48、BGA64等多种封装选项。

系统架构

GD32F50x 系列器件采用 32 位多层总线结构，该结构可使系统中的多个主机和从机之间的并行通信成为可能。多层总线结构包括一个 AHB 互联矩阵、一个 AHB 总线和两个 APB 总线。AHB 互联矩阵的互联关系接下来将进行说明。在表 1-1. AHB 互联矩阵的互联关系列表中，”1”表示相应的主机可以通过 AHB 互联矩阵访问对应的从机，空白的单元格表示相应的主机不可以通过 AHB 互联矩阵访问对应的从机。

表 1-1. AHB 互联矩阵的互联关系列表

如表 1-1. AHB 互联矩阵的互联关系列表所示，AHB 互联矩阵共连接多个主机，分别为：CBUS、SBUS、DMA0、DMA1。CBUS 是 Cortex®-M33 内核的指令总线，用于从代码区域中取指令和向量。SBUS 是 Cortex®-M33 内核的系统总线，用于指令和向量获取、数据加载和存储以及系统区域的调试访问。系统区域包括内部 SRAM 区域和外设区域。DMA0 和 DMA1 分别是 DMA0 和DMA1 的总线。

GD32F50x 系列芯片内置了主机端口超时监测机制，用于检测系统总线传输超时情况。

系统对 4 个 AHB 主机端口（CPU CBUS、CPU SBUS、DMA0、DMA1）进行超时监测。当访问异常导致长时间卡住总线访问时，硬件自动产生总线错误反馈给相应的 master，同时 SYSCFG 模块设置相应的超时状态标志位并触发 NMI 中断进行异常处理。

通过总线超时寄存器（SYSCFG_BUSTO）使能对应的主机端口超时监测功能，通过总线超时状态寄存器（SYSCFG_BUSTOSTAT）查看各主机端口的超时状态标志位。

AHB 互联矩阵也连接了多个从机，分别为：FMC、SRAM、EXMC、AHB、APB1 和 APB2。FMC是闪存存储器控制器。SRAM 是片上静态随机存取存储器。EXMC 是外部存储器控制器。AHB 连接所有 AHB 从机的 AHB 总线，而 APB1 和 APB2 是连接所有 APB 从机的两条 APB 总线。APB1最高可达 140MHz，APB2 可以全速运行（最高可到 280MHz）。

GD32F50x 系列器件的系统架构如图 1-2. GD32F50x 系列器件的系统架构示意图所示。

注意：GD32F503xx 系统时钟的最大运行时钟频率可以达到52MHz，GD32F505xx 系统时钟的最大运行时钟频率可以达到280MHz。

附件说明

1. PCBA附件

   1. CAD资料：GD32F505xx CAD Resources.zip（包含Symbols、Footprints、3D Models）

2. 数据手册

   1. 其他附件1——GD32F505xx_Datasheet_Rev0.9RC5.pdf

3. 用户手册

   1. 其他附件2——GD32F50x_用户手册_Rev1.4.pdf

4. 应用笔记

   1. 其他附件3——AN270 GD32F50x软件开发指南_Rev1.2.pdf

5. 开发板资料

   1. 其他附件4——GD32F50x_Demo_Suites_V1.0.4.7z

6. 勘误手册

   1. 其他附件5——GD32F50x芯片使用限制_Rev1.1.pdf

7. 固件库

   1. 其他附件6——GD32F50x_Firmware_Library_V1.0.3.7z

8. 插件

   1. 其他附件7——GD32F50x_AddOn_V1.0.0.7z