PhaseLatch：6502 处理器直驱高速 ADC 实验性 SDR 平台

PhaseLatch 为开源实验 SDR 硬件，将 20MSPS 双通道 ADC 直接内存映射至 6502 处理器总线。既可依托复古 8 位 CPU 开展信号处理实验，也可借助 FX2LP 实现 USB 高速 IQ 流输出，搭配 PhaseLoom 混频模块构成完整射频采集链路，探索复古处理器与现代高速采样电路结合的工程边界。

PhaseLatch：6502 处理器直驱高速 ADC 实验性 SDR 平台封面
oshw_hqzl2026-08-17 16:17:45Unlicense
45
Star

PCBA

设计文件

KiCad图标PhaseLatch-main.zip3.38MB（2次下载）

EDA查看器

复制嵌入代码

详细介绍

一、项目概述

PhaseLatch 是由 AndersBNielsen 发起的开源实验型模块化软件无线电（SDR）硬件项目。 常规软件无线电普遍采用 FPGA、高性能 ARM 单片机作为核心控制器，以此驾驭高速 ADC 采样数据流。而 PhaseLatch 采用一条极具实验性的技术路线：将双通道高速 ADC 直接内存映射至经典 6502 8 位处理器系统总线，利用诞生于上世纪 70 年代的复古 CPU 对接现代高速采样芯片。

本模块采用 Arduino Shield 堆叠式硬件形态，可直接与同系列 PhaseLoom IQ 混频器组合，搭建完整零中频射频接收链路。项目并不追求 ADC 带宽极限性能，核心目标是实地探索：复古低算力处理器与现代高速模拟电路组合时，存在的时序约束、总线冲突、内存带宽瓶颈、数据缓存限制等工程问题，研究这类非常规硬件架构下的架构取舍与信号处理方案。

二、硬件核心规格与架构

  1. 采样单元 搭载双通道、10bit、20 MSPS 模数转换器，输出并行二进制采样数据。ADC 采样数据直接映射到 6502 内存地址空间，6502 仅需一条内存读取指令，就能直接获取 IQ 采样值，实现无额外逻辑介入的采样读取。

  2. 两种工作硬件链路

  • 方案 A：原生 6502 复古运算模式 硬件直接对接 6502 处理器总线，由 6502 主动读取 ADC 采样数据。开发者可以在主频仅 1~2MHz 的 8 位复古 CPU 上直接运行信号处理算法，项目示例包含完全基于 6502 实现的 Goertzel 音调检测程序，用来验证极简硬件平台的信号处理能力。 受制于 6502 极低的运算与总线带宽，此模式适合时序实验、轻量 DSP 算法验证。

  • 方案 B：FX2LP USB 高速数据流模式（推荐完整带宽采集） 板上预留扩展引脚，可外接 Cypress FX2LP（USB2.0 高速芯片）作为数据桥。FX2LP 独立读取 ADC 采样数据，通过 USB2.0 高速接口持续向 PC 传输 IQ 采样流。 上位机程序接收数据流并转换为标准 CF32 格式 IQ 数据，输出 FIFO 管道文件，可直接被 Gqrx、SDR# 等主流无线电解调软件加载，实现通用 SDR 接收功能，充分发挥 ADC 全部采样带宽。

  1. 机械与配套设计 板卡为模块化 Arduino 屏蔽板外形，支持垂直堆叠 PhaseLoom IQ 混频模块。PhaseLoom 负责将射频信号下变频为基带 IQ 信号，PhaseLatch 完成基带信号数字化采集，二者配合构成一套完整接收链路。

三、仓库开源资源清单

项目所有资料完全开源，仓库内包含全套可用于复刻开发的文件：

硬件文件

  • KiCad 原理图（.kicad_sch）、PCB 工程文件（.kicad_pcb）

  • Gerber 光绘生产文件

  • 生产配套文件：BOM 物料清单、元器件坐标文件、打包 Gerber 压缩包，可直接上传 PCB 厂商生产

软件资源

  1. 6502 处理器固件，内置 ADC 读取驱动；

  2. FX2LP USB 桥接固件，实现高速采样流传输；

  3. PC 端上位机工具：USB 流读取、格式转换、直流偏移校正脚本；

  4. 信号处理示例代码、IQ 流输出示例；

  5. 布线文档、时钟规划、硬件接线说明。

四、项目设计理念

绝大多数 SDR 设计思路都是 “算力优先”，依靠强大硬件去匹配高速采样。PhaseLatch 反其道而行，主动选择资源极度受限的老旧处理器作为控制器，刻意制造硬件瓶颈。 开发者可以借助这套平台开展一系列实验：

  1. 处理器总线极限时序测试、总线竞争与冲突现象观测；

  2. 有限内存带宽下连续采样的数据缓存方案研究；

  3. 低算力硬件中轻量化 DSP 算法的实现与优化；

  4. 复古计算机硬件与现代射频、模拟电路融合的工程实践。

重要区分：本项目不是一款面向日常无线电接收的量产 SDR，本质是硬件实验平台。如果你追求稳定、高性能的接收设备，传统商用 SDR 会更加合适；如果你热衷于硬件底层实验、复古计算机开发、探索非常规硬件架构，PhaseLatch 是非常有特色的实践载体。

五、复刻与获取方式

  1. 自制 PCB：直接使用仓库内 Gerber 文件上传 PCB 厂商（作者合作 JLCPCB，文档附带优惠链接），采购元器件焊接即可复刻；

  2. 成品硬件：作者提供成品板购买渠道；

  3. 可选配件：配套 3D 打印外壳模型，可同步打印组装。

六、适合人群

  • 6502 复古计算机爱好者、8 位微机开发玩家；

  • 软件无线电（SDR）爱好者，希望尝试小众、创新性硬件方案；

  • 硬件工程师，想要研究低速处理器与高速外设之间的时序交互；

  • 电子实验爱好者，喜欢动手搭建非传统架构的信号采集平台。

七、配套生态

PhaseLatch + PhaseLoom 组成完整接收系统： PhaseLoom：射频前端 IQ 混频器，射频信号下变频； PhaseLatch：基带 IQ 信号高速数字化采集平台。

八、License

unlicense-未注明协议，请勿商业使用

九、项目地址

https://github.com/AndersBNielsen/PhaseLatch