AERIS-10 是一套全开源 10.5GHz 脉冲线性调频相控阵雷达,分 3km 标准版与 20km 远距离增强版,开放全套硬件工程、FPGA 固件与 Python 可视化上位机,支持二维电子波束扫描、脉冲压缩、动目标检测,面向科研人员、无人机开发者与射频爱好者提供可完整复刻的相控阵实验平台。
![]() | ![]() |
|---|
一、项目基础概述
两大硬件版本
型号 | 代号 | 最大探测距离 | 天线阵列规格 | 定位 |
|---|---|---|---|---|
AERIS-10N | Nexus(标准版) | 3km | 8×16 微带贴片天线 | 科研、无人机开发、入门实验,物料成本约 5000–8000 美元 |
AERIS-10X | Extended(增强版) | 20km | 32×16 波导缝隙阵列 | 远距离测绘、专业 SDR 雷达研究,含 10W GaN 功放,总成本约 15000 美元 |
项目核心目标:降低相控阵雷达技术门槛,面向高校科研人员、无人机开发者、SDR 爱好者开放全套设计文件,支持波束成形、脉冲压缩、多普勒测速、目标跟踪全流程实验。
二、核心功能特性 Key Features
完整开源软硬件
全部原理图、PCB 版图、FPGA/MCU 固件、上位机 Python 源码、物料清单 BOM 公开;硬件采用 CERN-OHL-P 开源硬件协议,软件使用 MIT 协议。
电子波束扫描
搭载 ADAR1000 4 通道移相器,支持±45° 俯仰 + 方位二维电子扫描,无机械转动即可定向波束。
片上实时信号处理
FPGA 硬件加速:脉冲压缩、FFT 多普勒分析、MTI 动目标显示、CFAR 恒虚警检测全部板载完成,不依赖电脑算力。
配套上位机与定位
Python 图形界面实时雷达热力图可视化;内置 GPS/IMU,可实现雷达自身位置校正、目标地理坐标标记。
模块化分层硬件
电路分为电源管理板、频率合成板、主信号处理板、射频功放板、天线阵列五大独立模块,便于单独调试与替换。
三、硬件架构与核心器件
1. 分层硬件板卡
电源管理板:多路精密稳压,由 STM32 实现上电 / 下电时序、温度过热保护。
频率合成板:ADF9523-1 低噪声时钟源 + ADF4382 射频合成器,生成 10.5GHz 雷达载波。
主 FPGA 核心板(核心)
数模 DAC:生成线性调频雷达波形
上下变频混频器:TC3552 射频混频器
ADAR1000 多通道射频移相器,实现阵列波束控制
ADRT1007 射频前端:低噪放 LNA + 发射功率驱动
8 通道高速 ADC:回波信号采集
FPGA 完成 IQ 正交解调、滤波、脉冲压缩、多普勒运算
STM32F7 微控制器:整机调度、GPS/IMU 交互、温控
16 通道功率放大板(仅 10X 增强版):QPA2962 GaN 功放,单通道 10W 发射功率,实现 20km 远距离探测
天线阵列:标准版贴片微带天线;增强版填充介质波导缝隙天线
2. 辅助外设
步进电机支架、散热风扇、整机外壳、射频开关阵列、多路温度采集监控电路。
四、完整信号处理流水线 Processing Pipeline
波形生成:FPGA DAC 产生线性调频 LFM 脉冲信号
射频变频:混频器完成基带与 10.5GHz 载波上下变换
阵列波束控制:ADAR1000 移相器独立调节每一路天线相位,实现电子波束指向
回波采集与预处理:ADC 采集反射信号 → IQ 正交解调 → 滤波降噪
雷达核心算法(FPGA 硬件加速)
脉冲压缩(提升距离分辨率)
FFT 多普勒频谱分析(测量目标速度)
MTI 杂波抑制(过滤树木、建筑静止杂波)
CFAR 目标检测(自适应阈值识别真实目标)
系统调度层(STM32)
电源时序、GPS 定位、IMU 姿态校正、散热风扇温控、步进支架控制
上位机可视化(Python GUI)
实时距离 - 速度热力图、目标坐标绘制、地图融合、数据记录回放
五、关键技术参数表
参数项 | AERIS-10N (3km 标准版) | AERIS-10X (20km 增强版) |
|---|---|---|
工作频率 | 10.5 GHz | 10.5 GHz |
天线阵列 | 8×16 贴片微带天线 | 32×16 介质波导缝隙阵列 |
最大测距 | 3 km | 20 km |
波束扫描范围 | 方位 ±45°,俯仰 ±45° | 方位 ±45°,俯仰 ±45° |
信号处理核心 | FPGA + STM32 | FPGA + STM32 + 16 路 GaN 功放 |
输出功率 | 板载驱动级 | 每通道 10W 功率放大 |
配套软件 | Python 实时可视化 GUI | Python 实时可视化 GUI |
六、开发前置依赖
硬件设计:EAGLE PCB 软件
FPGA 开发:Xilinx Vivado
MCU 开发:STM32CubeIDE
上位机:Python 3.x + 科学计算 / 可视化库
硬件焊接能力:BGA、QFN 射频器件精密焊接
七、开源协议与商用说明
硬件(PCB、原理图、机械结构):CERN-OHL-P v2 宽松开源硬件协议
允许修改、复刻、商用量产,仅需保留原作者版权声明
软件(FPGA 代码、STM32 固件、Python 脚本):MIT 开源协议
无商用限制,可闭源二次开发
注意事项:10.5GHz 射频发射需遵守各国无线电频谱法规,远距离大功率版本(10X)受射频监管约束。
八、项目地址
https://github.com/swzhangf/AERIS-10-Open-Source-Pulse-Linear-Frequency-Modulated-Phased-Array-Radar


