一、设计思路

开发板直接作为主控插入载板，不额外设计主控板；载板承载全部前端电路与外设，经 CH334F 四口 Hub 统一与 PC 连接——FRDM 的 USB0 专供 CAN 盒业务，DAPLink 与逻辑分析仪各占一个下行口，本地屏显不占 USB 带宽。配 IP5306 锂电 + CH224K PD 取电 + DIO6913 双路降压，桌面/便携两用；触摸 + 5 键可在无 PC 时完成测量操作。

二、系统组成与核心技术

三、技术难点与解决方案

1. 非标 QSPI Flash 启动崩溃：BootROM 按 SFDP 协商出 EBh 四线连续读，boot2 切 03h 后首次数据读即返回垃圾 → 定制 03h/12.5MHz 串行 boot2，并在配置后插入约 100ms 稳定延时，配合 copy_to_ram 实现上电即出 COM；

2. FlexCAN 位时序被破坏：SDK SetBitRate 在 FD 配置路径写 ENCBT/CBT 使 CTRL1 读零 → 弃用 SDK 时序函数，改为查表在 freeze 内直写 CTRL1、清 BTF/BTE；

3. 多任务 ADC 竞争：采样线程与读数命令共用 LPADC FIFO 导致结果被"偷走" → 互斥串行化"触发+读"，忙等加超时；

4. 单 USB 带宽与电源完整性：本地触发采样 + 一屏数据上传，避免高速流冲击全速 USB；电源按 DFM/DFT 分区去耦。

四、开源与完成度

硬件为 7 页原理图、1 块 PCB、约 219 个元件，全部设计文件、BOM、固件源码、烧录工具链与演示视频开源；第三方来源：RT-Thread v5.2.1、CherryUSB、gusmanb/logicanalyzer V6.0、ARM CMSIS-DAP/DAPLink，设计灵感参考 Exlink。各模块均已实机验证（CAN 500kbps 总线收发、逻辑分析仪 10MHz 边沿触发采集出波形、示波器本地波形与电压测量、DAPLink SWD 烧录）。

五、功能演示

外观演示：

CAN盒演示：

DAPLink演示：

示波器演示：

逻辑分析仪演示：

低功耗状态演示：