一、项目背景

上世纪 90 年代的 Intel 80486 平台，依赖专用商用南北桥芯片组完成 CPU、内存、ISA 外设之间的信号桥接。这类老式芯片如今库存稀缺、价格昂贵，同时芯片内部逻辑不公开，很难深入研究 x86 处理器总线时序与芯片组底层工作原理。

本项目为复古计算机硬核自制项目，目标是完全摆脱原厂专用芯片组，使用两片低成本 iCE40 FPGA，通过 Verilog 硬件描述语言实现整套 486 芯片组逻辑，自主设计一块完整的 80486 ATX 主板。项目当前为修复迭代版本，修正了原型阶段所有硬件与逻辑缺陷，输出可用于 PCB 打板的完整原理图。

二、系统架构与核心特性

1. CPU 总线：32 位前端总线（32-bit FSB），原生适配 Intel 80486 系列处理器，完整实现 486 CPU 总线时序、地址译码、读写握手。

2. 扩展总线：保留经典 16 位 ISA 总线，支持老式 ISA 声卡、网卡、VGA 显示卡等复古外设，兼顾兼容性。

3. 自研芯片组方案 不使用传统分立商用南北桥，整套芯片组逻辑拆分到两片 iCE40 FPGA 协同运行。FPGA 承担内存控制器、总线仲裁、ISA 桥接、中断控制、IO 地址译码等原本由南北桥实现的全部功能。芯片组 Verilog 代码独立维护在配套仓库，主板上电前需要将对应固件烧录至两片 FPGA。

4. 板型规格：ATX 标准主板形态，使用标准 ATX 电源供电。

5. 硬件交付物：仓库提供完整原理图 PDF，包含电源电路、CPU 接口、FPGA 外围电路、内存接口、ISA 插槽、时钟、复位、中断电路等全部设计。

三、仓库文件说明

• for_real_486_atx_v2：主板硬件工程文件夹，PCB / 原理图源工程

• for_real_486.pdf：导出版完整原理图文档，方便快速查阅

• README.md：项目说明文档

• LICENSE：GPL-3.0 开源许可证

配套芯片组固件仓库：https://github.com/Xeraster/dual-ice40-fpga-486-chipset 主板硬件必须搭配该仓库 Verilog 代码，烧录 FPGA 后才能正常工作。

四、项目目标与研究价值

1. 底层原理验证：深度研究 80486 处理器总线时序、内存访问机制、ISA 总线协议、中断与 DMA 控制逻辑，从硬件层面理解初代 x86 PC 芯片组工作原理。

2. FPGA 工程实践：使用 Verilog 在低成本 FPGA 上实现复杂并行总线控制逻辑，学习多芯片协同时序约束、高速信号交互。

3. 复古硬件自主复刻：不再依赖稀缺古董芯片，用现代可编程器件复现经典 PC 架构，降低 486 平台自制门槛。

4. 开源共享：全部硬件设计开源，爱好者可审阅、修改、打板制作，基于本项目做二次开发。

五、开源协议

本项目硬件原理图与工程文件采用 GPL-3.0 协议开源。 可以自由使用、阅读、修改、分发硬件设计；衍生作品同样需要保持开源并沿用相同协议。

六、注意事项

• 本项目属于硬件自制实验项目，需要掌握数字电路、FPGA、x86 总线基础，具备 PCB 制作、焊接、硬件调试能力。

• FPGA 固件与主板硬件版本必须匹配，版本不匹配会导致时序错误、无法启动甚至硬件损坏。

• 这是原理图阶段的设计成果，不包含预编译固件、成品 PCB，需要使用者自行打板、焊接、烧录 FPGA 代码并调试。

七、项目地址

https://github.com/Xeraster/32bit_486_motherboard